CMOS 0.5μm 2P3M 5V+15V 통합 공정 기반의 중앙대 설계도면 기반 IP Mask 제작 및 CMOS Wafer 수령 용역 | 크제비

발주계획 정보는 실시간 변경될 수 있으니, 반드시 나라장터 원문을 확인하시기 바랍니다.

즐겨찾기

CMOS 0.5μm 2P3M 5V+15V 통합 공정 기반의 중앙대 설계도면 기반 IP Mask 제작 및 CMOS Wafer 수령 용역

입찰내역 (미리보기)

일부 정보만 미리 보여드려요.